量子計算実行のためのコアデバイス　～Google最新チップ「Willow」に関する一考察

前回（第1回）は、ハードウェア基本構成の概観等を説明したが、当ブログでは、今後も継続して「動作原理と部素材」を軸としつつ、下記コンテンツを提供する予定である。

Part1　量子計算：基礎の基礎
Part2　ハードウェアの基本動作原理① 中性原子方式
Part3　ハードウェアの基本動作原理② 光方式

「Part1　量子計算：基礎の基礎」は、計3回を予定しており、今回はその初回となる。

• その1：量子計算実行のためのコアデバイス　～Google最新チップ「Willow」に関する一考察
• その2：量子計算実行時のハードウェア動作イメージ
• その3：量子計算の本質（古典計算との違いや難しさ）

前回お伝えしたように、当ブログでは「中性原子方式」「光方式」の海外ハードウェア開発動向を中心に取り上げていきたいと考えているが、今回は、「24年12月にGoogleが発表した最新チップWillow^₁」に関する情報を適宜参照しつつ、量子コンピュータ（ハードウェア）と量子計算（初期化、量子ビット操作等）の関係性を明らかにしていきたい。

多くの方がWillowに関心を寄せている中、ハードウェア開発ステップや部素材の理解深化に資する参考情報にもなるため、「超伝導量子ビットチップ」であるWillowを取り上げる次第である。

（一部繰り返しになるが、チップ性能や量子誤り訂正技術の開発動向等ではなく、ハードウェア動作や部素材の観点から、Willowに関する情報に適宜言及していく。なお、今後多く取り上げていく予定の「中性原子方式」「光方式」が、自然の仕組みそのものを利用するのに対して、超伝導方式は、「人工原子」と呼ばれる作り込まれた電子回路を量子ビットとする。

このような位置づけの違いも頭の片隅に入れておくと、広大な量子コンピュータの世界を理解するにあたり、多少なりとも見通しが良くなると考える。）

【「Willow」以前から追求されているハードウェアの進化】

2019年に発表された「Sycamore^₂」以来の最新チップとなる「Willow」は、当然、一朝一夕に開発されたわけではなく、様々な要素技術や関連部素材の設計・開発が粛々と進められていたものと考える。その証左となり得る情報として、Googleが2019年に公開した「On the Path to Cryogenic Control of Quantum Processors」^₃というブログの内容を一部引用しつつ、筆者の見解を述べたい。

超伝導方式における主要課題（代表的な例）

ハードウェア大規模化を実現すべく、極低温下にあるチップの量子ビットを増加させていくと、「室温環境にある制御装置と量子ビットを接続するための配線」も、本来は増やしていく必要がある。ここで言う「配線」は、図1でいえば、点線で仕切られた「300K（赤）領域」と「3K（青）の領域」を跨ぐ配線に相当する。

しかし、格納スペースを無尽蔵に拡大できないことや、配線間クロストーク（信号やノイズが他の配線へ伝わる事象^₍₁₎）を回避する必要があることから、量子ビットが増えれば増えるほど配線の難易度が高くなる。

このような課題を解決すべく、例えば1本の配線で複数の信号を処理する「多重化^₄」等、様々な対応案が検討されているが、その中の1つが「Cryo-CMOS IC」である。「Cryo-CMOS IC」とは、「極低温下での動作を前提とした量子ビット制御用の集積回路のこと^₅」で、Cryo（クライオ）は「Cryogenic＝極低温」から来ている。

図1の青いボックス「Cryo-CMOS IC」は、「左側のQubit Control Softwareから伝送されたDigital Instructionを、量子ビットに対するAnalog Control Pulseに変換する」^₃役割を果たす。

なお「Cryo-CMOS技術」は、超伝導方式のみならずシリコンスピン量子コンピュータにおいても適用が検討^₅されており、「人工原子」を利用する方式の開発加速において、キーとなり得る技術である。

図1　極低温CMOS量子ビットコントローラーを含むアーキテクチャ概略図^₍₂₎
（2019年のGoogle公開情報）

Cryo-CMOS ICの利点

「Cryo-CMOS IC」の具体的な利点としては、大きく以下の2点が挙げられる。

1. 制御機能の一部を、低温領域（量子ビット近傍）に設置することで、量子ビット制御の精度を向上させる
2. 「室温の制御装置 ― 超伝導量子ビットチップ間」の配線本数を低減する
   1. 制御装置との信号のやり取りにおいて、（室温からの）熱雑音が入り込む可能性があるため、この部分の配線を減らすことが、計算エラーの要因となるノイズの低減に不可欠（図1でいえば、300Kと3Kの境界線（点線）において、熱雑音流入を防ぐ必要）
   2. 但しCryo-CMOS ICを適用する場合も、「室温の制御装置 ― Cryo-CMOS IC間」の配線は依然必要

WillowはCryo-CMOS ICと接続されているのか？

2019年の段階では、「We then mounted it in our cryostat at 3 kelvin and connected it to a qubit (mounted at 10 millikelvin in the same cryostat).」^₍₂₎、つまりCryo-CMOS ICを3K領域に設置し、10mk領域にある量子チップと接続した、とのことだ。

Willowの発表にあたり、関連動画^₆では、Cryo-CMOS ICに関する直接の言及は無いものの、「室温、50K、10K、（図1：2019年時点でCryo-CMOS ICを実装した）3K、1K、0.1k、0.01kの7つの温度帯」に関する説明がなされている。そのため、「Cryo-CMOS IC」がWillowとセットで実証用ハードウェアに組み込まれている可能性はあるだろう。

「チップ」のみならず、周辺部素材や関連機器の全てが重要

このような「Cryo-CMOS IC」の適用をはじめ、アーキテクチャの具体化やキー技術の選択・開発は、段階を踏んで進められている。上記の通り、WillowとCryo-CMOS ICの接続有無については、筆者の見解は仮説にとどまるが、重要なのは「チップの進化は、周辺部素材や関連機器と切っても切り離せない関係にある」という点だ。

Willow開発に限らず、一部分のみを切り取って状況を判断するのではなく、点と点を結ぶように、現在地や技術課題の解決見通し等を俯瞰することが、ハードウェア開発見通しを正しく捉えるための一助になると考える。

【「高度なエンジニアリング」あっての量子計算】

量子計算の話に入る前に、ハードウェア開発状況や経緯を整理するために少し遠回りをしたが、熱雑音をはじめとするノイズとの戦いにおいて、多くの部素材が精緻に連動することがどれほど重要か、その一端をご理解いただけたであろう。

ここで改めて、「ハードウェアと量子計算との関係性」を理解する上で参考になる、ブログ内コメントを紹介したい。

「System engineering is key when designing and fabricating quantum chips: All components of a chip, such as single and two-qubit gates, qubit reset, and readout, have to be simultaneously well engineered and integrated.」^₍₃₎

上記において、量子チップの構成要素（All components of a chip, such as single and two-qubit gates, qubit reset, and readout）が示されているが、これらの要素が「量子計算のステップそのもの」と言える。

つまり、これらのステップを実行するためにチップ上に専用の領域や機能が設けられており、互いに連動することで量子計算が行われる。

最後に、（Googleハードウェアに限らない）量子計算における一般的なステップ・処理概要をまとめてみる。

1. Qubit Reset：量子ビットのリセット（初期化）
   1. 量子計算を開始するために、各量子ビットの状態を揃える
   2. 一般的には、基底状態である「０」にセットする
   3. 局面を問わず量子ビットはノイズに極めて弱く、また初期化は量子計算の起点でもあるため、この段階から高い処理精度を求められる
2. Single and two-qubit gates：量子ビット操作のためのゲート演算
   1. 1量子ビットゲート：基本素子である量子ビット１つに対する操作のこと
   2. 2量子ビットゲート：2つの量子ビットを同時に処理する操作のこと。“同時”に扱うためには「量子もつれ」という、量子ビット間の強い相互作用を生成する必要がある
      （2つの量子ビットを順に処理するだけでは高速性には繋がらない。量子もつれを利用した同時性こそが、高速計算実現に不可欠な要素の1つである）
3. Readout：量子計算結果の読み出し
   1. 量子ビット操作の結果、量子ビットは初期状態から何らか変化しており、その状態を読み出す必要がある

以上、まずは超伝導方式に絞った形ではあったが、ハードウェアと量子計算との関係性について、骨子をご説明した。この内容を踏まえつつ、次回は中性原子方式を対象として、量子計算の各ステップにおけるハードウェア動作を俯瞰していきたい。

（参考文献・動画）

1 Meet Willow, our state-of-the-art quantum chip

2 Quantum Supremacy Using a Programmable Superconducting Processor

3 On the Path to Cryogenic Control of Quantum Processors

4 産総研：大規模量子コンピューターに向けた量子ビット制御超伝導回路の原理実証に成功

5 量子コンピュータに向けた Cryo-CMOSデバイス技術（岡 博史） _pdf

6 Go inside the Google Quantum AI lab

（引用）

(1) 世界に先駆ける超伝導量子ビットの研究を展開｜ナノテクノロジー・材料｜事業成果｜国立研究開発法人　科学技術振興機構

(2) On the Path to Cryogenic Control of Quantum Processors

(3) Meet Willow, our state-of-the-art quantum chip

関連リンク

• 量子コンピュータ
• D-nnovation Perspectives
• Disruptive Tech

執筆者 

扇 孝一郎／Ogi Koichiro
デロイト トーマツ コンサルティング合同会社
量子技術研究リード
ECMM（Energy & Chemicals, Mining & Metals）ユニット　シニア・マネジャー

外資系大手IT企業等を経て現職。長年のクライアント支援を通じて蓄積した化学品、半導体・電子部品などの業界知見を活かし、量子領域の案件を多数リード。量子技術の調査からスタートアップへの投資検討支援まで、広範なコンサルティングサービスを提供するとともに、国内量子産業の拡大や経済安全保障の観点から、量子サプライチェーンの構築にも取り組んでいる。